Tilera

Tilera Corporation — fabless-компания, разрабатывающая многоядерные процессоры общего назначения, с большим числом ядер (десятки и сотни). Её продукция используется в сетевом оборудовании, аппаратных файерволлах[1], аппаратных ускорителях устанавливаемых в суперкомпьютерах[2], и в «облачных серверах» Quanta S2Q.[3]

Tilera Corporation
Основание 2004
Основатели Анант Агарваль, Девеш Гарг, Vijay K. Aggarwal
Расположение Сан-Хосе, Калифорния, США
Отрасль проектирование полупроводниковых СБИС
Продукция микропроцессоры
Материнская компания EZchip Semiconductor
Сайт www.tilera.com

Признана одной из 50 наиболее инновационных компаний журналом MIT Technology Review.[4] С момента анонса своих 64-ядерных процессоров в 2007 году компания Tilera получила около 75 наград за дизайн и отгрузила заказчикам несколько тысяч чипов.[1] Сегодня основными заказчиками чипов Tilera являются компании 3Com, Top Layer Security (англ.)[5] и JumpGen Systems.[6]

Компания позиционирует свою продукцию для использования в сетевом оборудовании, беспроводной инфраструктуре, базовых станциях сотовой связи, аппаратных файрволах, для обработки мультимедийной информации, для рендеринга 3D графики, и для использования в «облачных вычислениях».

Также процессоры компании Tilera могут быть использованы для создания систем компьютерного зрения, искусственного интеллекта, и применены в робототехнике, и в интеллектуальных системах управления современной военной техникой.

Основной инвестор компании

8 марта 2010 года Tilera Corporation объявила, что корпорация Broadcom стала основным стратегическим инвестором Tilera, и что членом совета директоров Tilera стал Нариман Юсефи, который также занимает должность старшего вице-президента по инфраструктуре технологий в корпорации Broadcom[7].

История

В 1990 году доктор Анант Агарваль (англ.) возглавлял команду исследователей из МТИ, разрабатывавшую многопроцессорные масштабируемые кластеры — проект носил название Alewife (англ.).

В следующем проекте под названием «RAW», начатом в 1997 году, финансировавшемуся DARPA и NSF, впервые в мире был разработан 16-ядерный процессор.

Компания Tilera была основана в 2004 году профессором МТИ доктором Анантом Агарвалем.

20 августа 2007 года Tilera анонсировала процессор TILE64 (англ.) с 64 процессорными ядрами и встроенной высокопроизводительной сетью, посредством которой обмен данными между различными ядрами может происходить со скоростью до 32 Тбит/с.[5][8]

26 октября 2009 года Tilera анонсировала[9] серию 100-ядерных процессоров общего назначения TILE-Gx (англ.). Каждое процессорное ядро представляет собой отдельный процессор с кэш-памятью 1 и 2 уровней. Ядра, память и системная шина связаны посредством технологии Mesh Network. Процессоры производятся по 40 нм нормам техпроцесса и работают на тактовой частоте 1,5 ГГц. Выпуск 100-ядерных процессоров назначен на начало 2011 года.

В 2009 году Tilera запустила в серийное производство 64-ядерный процессор Tilera TILEPro64.

22 июня 2010 года Tilera и Quanta Computer представили новый «облачный сервер» Quanta S2Q, в котором уместились восемь 64-ядерных процессора Tilera TILEPro64 — суммарно 512 ядер в стандартном сервере формата 2U[3][10].

В феврале 2013 года компания Tilera представила новый 72-ядерный 64-битный процессор Tile-Gx72 созданный по 28-нм технологическим нормам и работающий на частоте от 1 до 1,2 ГГц[11][12]

В июле 2014 года компания EZchip Semiconductor (англ.) приобрела Tilera за 130 млн долларов США наличными.[13]

В 2016 году компанию EZchip приобрела компания Mellanox[14].

В июне 2018 года поддержка процессоров Tilera была удалена из ядра Linux[15][16].

Процессоры

Архитектура
Tilera
Разработчик Tilera Corporation
Разрядность 64 бита
Архитектура VLIW
Тип Регистр-Pегистр
Кодирование СК 2 или 3 инструкции в 64-битном слове
Реализация переходов сравнение регистра с нулём и переход, предсказатель переходов
Порядок байтов Little-endian
Расширения целочисленные SIMD операции
Регистры
Общего назначения 53

Процессорное ядро TILE64 является конвейерным процессором с коротким конвейером, упорядоченным исполнением (in-order), имеет возможность исполнения до 3 инструкций за такт, так как имеет 2 АЛУ и 1 модуль load/store. Система команд MIPS-подобная, расширенная для поддержки VLIW.[17]

Многоядерный процессор состоит из набора процессорных ядер, к каждому из которых подключен кэш и неблокирующий роутер. Между роутерами развернута плоская двухмерная сеть.

Многоядерные процессоры Tilera изначально проектировались как MIMD-процессоры (MIMD — вычислительная система со множественным потоком команд и множественным потоком данных). Поэтому в наборе команд процессора используются команды для параллельных вычислений.

Примечания
  1. Статья на сайте 3dnews.ru: «Tilera собирается выпустить стоядерные процессоры»
  2. Статья на сайте ixbt.com: «Гибридная платформа SGI поможет достичь производительности на уровне сотен петафлоп» Архивировано 19 октября 2017 года.
  3. Статья на сайте gadgetblog.ru: «Quanta + TILERA = 512-ядерный облачный сервер»
  4. Архивная копия от 9 мая 2010 на Wayback Machine
  5. Статья на сайте 3dnews.ru: «Tilera Tile64 — чип с 64 процессорными ядрами»
  6. «Evaluation and Production Platforms» (недоступная ссылка). Дата обращения: 29 июня 2010. Архивировано 28 мая 2010 года.
  7. «Tilera Receives Investment From Broadcom» Архивировано 1 июня 2010 года.
  8. «Tilera Now Shipping the TILE64 Processor: the World’s Highest Performance Embedded Processor» Архивировано 23 марта 2010 года.
  9. Анонсирован первый в мире 100-ядерный процессор (недоступная ссылка) (26 октября 2009). Архивировано 6 сентября 2017 года.
  10. Tilera and Quanta Unveil the World’s Most Power Efficient and Highest Compute Density Server Архивировано 26 июня 2010 года..
  11. Компания Tilera анонсировала 72-ядерный процессор Архивная копия от 23 февраля 2013 на Wayback Machine.
  12. Tilera начинает поставки 72-ядерных процессоров TILE-Gx72 (недоступная ссылка) (24 февраля 2013). Архивировано 4 марта 2016 года.
  13. EZchip to Buy Tilera
  14. Mellanox Spins EZchip/Tilera IP Into BlueField Networking Silicon (англ.) ?. HPCwire (1 июня 2016). Дата обращения: 23 октября 2021.
  15. . "arch: remove tile port". git.kernel.org. Дата обращения: 23 октября 2021.
  16. LKML: Linus Torvalds: Linux 4.17. lkml.org. Дата обращения: 23 октября 2021.
  17. MIT startup raises multicore bar with new 64-core CPU

См. также

Ссылки


This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.